1月份，PCI-SIG組織正式發(fā)布了PCIe 6.0標(biāo)準(zhǔn)規(guī)范，帶寬繼續(xù)翻倍，x16單向可達(dá)128GB/s，而且升級了PAM4脈沖調(diào)幅信令、FEC前向糾錯機(jī)制、FLIT流量控制單元編碼，是歷代變化最大的一次。
此前，Rambus曾全球首個(gè)發(fā)布了完全符合PCIe 6.0的控制器，支持全部新特性。
現(xiàn)在，日本瑞薩電子又發(fā)布了全球首個(gè)PCIe 6.0標(biāo)準(zhǔn)的計(jì)時(shí)方案，包括11款時(shí)鐘緩沖器(clock buffer)、4款多路復(fù)用器(multiplexer)，以及時(shí)鐘發(fā)生器(clock generator)，為數(shù)據(jù)中心、云計(jì)算、網(wǎng)絡(luò)、高速工業(yè)應(yīng)用提供完整的產(chǎn)品線。
瑞薩稱，PCIe 6.0帶寬提升的同時(shí)，要求時(shí)鐘抖動(ClockJitter)不超過100fps RMS，而瑞薩的RC190xx系列時(shí)鐘緩沖器、RC192xx系列多路復(fù)用器時(shí)鐘抖動僅僅4fps RMS，等于幾乎沒有任何噪聲。
同時(shí)，輸入輸出延遲為1.4ns，輸出輸出偏差為35ps，電源電壓抑制比(PSRR) -80dB@100kHz，都可以保證充分的系統(tǒng)穩(wěn)定性，并支持?jǐn)嚯娙萑?PDT)、彈性啟動序列(FSS)，以確保一場系統(tǒng)狀態(tài)下的穩(wěn)定性。
此外，功耗也比前代產(chǎn)品降低了30%。
瑞薩的PCIe 6.0時(shí)鐘緩沖器可選4、8、13、16、20、24輸出，多路復(fù)用器可選2、4、8、16輸出，封裝尺寸都僅僅3×3毫米。
標(biāo)簽： 單元編碼 帶寬繼續(xù)翻倍 鐘發(fā)生器 數(shù)據(jù)中心
營業(yè)執(zhí)照公示信息